Limitação do Latch como Elemento Armazenador
Características dos Sistemas Digitais Síncronos
(a)O sinal de sincronismo é comum para todos os elementos armazenadores.
(b)As entradas de dados dos elementos armazenadores podem ser saídas de outros elementos armazenadores, em parte ou totalmente.
 |
Devido ao atraso de propagação, uma só transição habilitadora do sinal de controle C altera o estado de ambos latches.
Sincronismo(Clocking)
As portas lógicas introduzem atrasos de propagação nos sinais transmitidos através delas.Estes atrasos podem variar devido a diversos fatores, como tipo de porta, tecnologia, envelhecimento e outras condições ambientais.Qualquer sinal lógico que passe por várias portas sofre atrasos de propagação totais difícies de calcular e variáveis. Atrasos de propagação que não são considerados adequadamente podem produzir sinais que, em determinado instante, vão para níveis lógicos diferentes dos originalmente previstos.
As excursões de sinais lógicos a níveis não desejados são chamados perigos(hazards).Em circuitos combinacionais os perigos podem não representar ameaças se forem rápidos e as portas lentas.Em circuitos com memória, com latches, qualquer nível incorreto, por mais rápido que seja, nas entradas do latch, podem alterar o estado do latch e permanecer indefinidamente.
Então, o latch deve ser provido de um sinal auxiliar que permite as entradas modificarem o estado do latch somente quando estiverem nos níveis lógicos adequados.Qualquer sistema digital que emprega essa maneira de funcionar em seus circuitos com memória, em cada ciclo do sinal auxiliar, o processamento avança um passo.A velocidade do processamento é determinada pela velocidade dos ciclos do sinal auxiliar.Este sinal auxiliar é designado, então, como relógio ou sincronismo.
Um sistema síncrono opera em sincronismo com o sinal de relógio, comum a todas suas partes.
Flip-Flop Mestre-Escravo
O Flip-Flop Mestre-Escravo é um dispositivo armazenador síncrono que não é transparente. Consiste em dois latches individuais: um latch é chamado Mestre(Master) e outro Escravo(Slave).
O sinal de sincronismo aplicado às portas de entrada(portas 1A e 1B) do latch Mestre é complementar ao sinal aplicado às portas de acoplamento(portas 3A e 3B) na entrada do latch Escravo.
 |
Portas de Entrada de Dados: Portas 1A e 1B
Portas de Acoplamento: Portas 3A e 3B
 |
Portas 1A e 1B Habilitadas | Dados em S e R registrados no Mestre |
| Portas 3A e 3B Desabilitadas | Não há transferências de dados do Mestre para Escravo | |
 |
Portas 1A e 1B Desabilitadas | Nenhum dado registrado no Mestre |
| Portas 3A e 3B Habilitadas | Dados transferidos do Mestre para Escravo |
A seqüência de eventos em um flip-flop mestre-escravo durante um ciclo de relógio é mostrada na Figura 3 abaixo.
 |
 |
Portas 3A e 3B desabilitadas antes que 1A e 1B sejam habilitadas |
 |
Portas 1A e 1B desabilitadas antes que 3A e 3B habilitadas |
|
Terminal  |
RESET DIRETO ativo BAIXO(CLEAR) |
Terminal  |
SET DIRETO ativo BAIXO(PRESET) |
 |
 |
|
 |
 |
|
|
|
FF responde a R e S |
|
|
Entradas não utilizadas |
|
|
|
Relógio no nível lógico 1: os dados S e R são transferidos para o Mestre
Relógio no nível lógico 0: Mestre isolado dos dados de entrada, porém seu estado é transferido para o Escravo
Atualizada em 28/11/10
