Contadores Síncronos de Módulo Arbitrário
Os contadores síncronos estudados até agora apresentam módulos diferentes, porém sempre são múltiplos de n(número de flip-flops) e não permitem módulos arbitrários com economia de flip-flops.No projeto de um contador de módulo arbitrário, o número de flip-flops deve sempre prover um número de estados igual ou maior que o módulo desejado.
Como o número de estados desejados será sempre menor que o total de estados disponíveis pelos flip-flops, então deve-se decidir quais os estados serão eliminados(estados inválidos) e em que ordem o contador deve passar pelos estados não eliminados(estados válidos), que farão parte da contagem.
Projeto de um Contador Módulo 5
|
Para prover cinco estados são precisos, no mínimo, três flip-flops(Q2,Q1e Q0) que fornecem oito estados(S0 até S7) mostrados na Fig.1. O próximo passo será escolher o tipo de flip-flop e a seqüência de estados pelos quais o contador circulará.A escolha dos flip-flops pode ser baseada em que flip-flops com uma entrada(tipo D e T) de dados terão equações lógicas grandes e complexas, enquanto flip-flops de dois terminais de entrada(tipo JK e SR) de dados apresentarão mais equações porém as equações são menores e simples.A seqüência de estados de contagem é critério de projeto e depende da aplicação do contador. |
||||||||||||||||||
| Fig.1 - Estados | |||||||||||||||||||
| No caso, os flip-flops serão tipo JK e os estados e a seqüência de contagem é S3, S4, S5, S6, S7.A Fig.2 mostra a Tabela de Estados para o contador. |
|
||||||||||||||||||
| Fig.2 - Tabela de Estados | |||||||||||||||||||
|
Cada um dos estados acima é caracterizado pelos estados dos flip-flops, isto é, as saídas dos mesmos.Então, substituindo cada estado pela sua atribuição de estados, temos a Tabela de Transição na Fig.3. |
||||||||||||||||||
| Fig.3 - Tabela de Transição | |||||||||||||||||||
| O contador em qualquer dos estados usados precisa dar a cada flip-flop instruções sobre que estado deve assumir quando a próxima transição de gatilho do relógio ocorrer.Então, os terminais de entrada de dados(J0K0, J1K1, J2K2) dos flip-flops são funções das saídas(Q2,Q1 e Q0) dos flip-flops.Para um flip-flop JK se o estado presente é conhecido e o próximo estado é definido, então não é preciso informar os dois níveis lógicos nas entradas JK, conforme mostra a tabela verdade alternativa do flip-flop JKda Fig.4. |
|
||||||||||||||||||
| Fig.4 - Tabela Verdade FF-JK | |||||||||||||||||||
A forma mais simples de obter as equações para cada entrada dos flip-flops é incluir direto em um Mapa K.Como existem três flip-flops e dois terminais JK por flip-flop, então existem seis mapas K, conforme mostrados na figura abaixo.
Fig.5
As equações de excitação para os terminais são obtidas da simplificação dos mapas K e estão mostradas abaixo.Como os estados S0, S1, S2 não ocorrem, então colocamos condições irrelevantes nos quadrículos correspodentes a estes estados.
|
|
O circuito do contador é composto de três flip-flops JK, algumas portas lógicas, interligados conforme as equações acima.Observe o sinal de sincronismo(relógio) comum a todos os flip-flops do contador.
Fig.6
Os estados do contador e a ordem em que o contador passa pelos estados selecionados foram escolhidos arbitrariamente. A seleção de estados e a seqüência de contagem fazem diferença no projeto do contador.A escolha correta de estados e o ordenamento da contagem pode levar a um projeto mais simples do contador.
Contador Síncrono Incrementador/Decrementador(Crescente/Decrescente - Up/Down)
Os contadores vistos até aqui contam de modo crescente S0, S1, S2, S3,..SN, S0, S1..., porém algumas aplicações solicitam que um contador possa contar de modo decrescente SN, SN-1, SN-2,..., S3, S2, S1, S0, SN,..., e possa reverter a contagem em qualquer instante. Um contador com essa característica, além da entrada de sincronismo, deve ter uma entrada cujo nível estabeleça a direção da contagem.Essa entrada chama-se controle de modo M.
Se M=1, o contador conta em uma direção e, fazendo M=0, o contador inverte a direção de contagem.Assim, pode-se adotar o roteiro de projeto acima para projetar o contador incrementador/decrementador.
Projeto do Contador Módulo 5 Up/Down
Estados: S3, S4, S5, S6, S7
M=1 contagem crescente: S3->S4->S5->S6->S7->S3->S4->...
M=0 contagem decrescente: S3->S7->S6->S5->S4->S3->S7->...
A tabela de transição para o contador up/down está mostrada na figura abaixo:
Fig.7
O processo para projetar o contador é semelhante ao empregado para projetar o contador mod-5 anterior, salientado que as equações de excitação dos terminais são funções de quatro variáveis: Q0, Q1, Q2 e M, desde que o próximo estado é função do estado presente do contador e também do controle de modo M.
|
|
|
|
|
|
A solução dos mapas K fornece as equações de excitação das entradas dos flip-flops, conforme mostrado abaixo.
|
|
O circuito do contador é composto de três flip-flops interligados com algumas portas lógicas de acordo com o conjunto de equações de excitação acima.Observe as formas-de-onda dos sinais de entrada e saídas do contador.
|
Contador por Pulsação(Ripple Counter) ou Contador Assíncrono
Contador Assíncrono - o sinal de relógio(sincronismo) não é aplicado a todos os flip-flops; a entrada de relógio de alguns flip-flops do contador é a saída de outros flip-flops.
Vantagem: economia de circuitos
Desvantagem: limitação de velocidade
Circuito
Fig.10
Fig.11
Fig.12
Circuitos Integrados Contadores
Existem vários circuitos integrados contadores em tecnologia CMOS, TTL e outras.Alguns contadores apresentam diversas características e facilidades, outros são bem simples com apenas as características básicas.
Contador 74LS93
Fig.13
| Todos os flip-flops estão no modo chaveamento, entradas J=K=1 |
| MR1 e MR2: entradas de RESET diretas ativas ALTAS |
FFs B, C, D: contador assíncrono, módulo 8, relógio  |
FF A: contador síncrono, módulo 2, relógio  |
| FFs A, B, C, D: contador assíncrono, módulo 16, relógio , e a saída Q0 ligada a |
|
CTR: designa que o circuito integrado é um contador; designação pode vir acompanhada da letra m, CTRm, onde m indica o número de bits do contador. DIVm: representa um contador de módulo m, interno ao circuito integrado. No caso, DIV2 representa um contador módulo 2 e DIV8 um contador módulo 8. +: indica uma entrada incrementadora; a cada borda de gatilhamento do relógio(CK), o contador incrementa. CT=0: indica que quando as entrada R0(1) e R0(2) estão ativas, ALTAS, o contador assume a contagem decimal 0, correspondente a saída QAQBQCQD=0000. |
|||||||
| Fig.14 | ||||||||
Fig.15
|
 |
||||||||
| Z4: indica uma interconexão interna, isto é, a saída QC(1Z4) está ligada à entrada 4+, sendo 1Z4 ativa ALTA e 4+ ativa na transição BAIXA | |||||||||
| Fig.16 - Símbolo IEEE/ANSI | |||||||||
 |
||||||||||
 |
||||||||||
| Fig.17 - 74LS90 Símbolo lógico | ||||||||||
| Fig.18 - Símbolo IEEE/ANSI | ||||||||||
|
||||||||||
 |
Circuitos Integrados Contadores Veja na página desse fabricante de circuitos integrados os dados e características técnicas dos principais CIs contadores estudados aqui: 74LS90, 74LS92 e 74LS93. |
Atualizada em 28/09/09
