Somador com Vai-Um Antecipado
O somador paralelo tem uma séria limitação de velocidade, devido ao fato que o vai-um tem que se propagar, em seqüência, através de um somador após outro, até que a soma seja obtida.Para somadores com 32 ou 64 estágios, o atraso torna-se intolerável. Há casos em que o vai-um não se propaga muito longe, ou seja não precisa percorrer todos os estágios do somador, então o atraso até que os resultados apareçam , é mínimo.
Entre vários métodos usados para melhorar a dificuldade da propagação do vai-um, destaca-se o príncipio do vai-um antecipado, que antecipa quando e onde um vai-um seria gerado e circuitos adicionais são usados para gerar o vai-um mais diretamente que através da propagação do vai-um pelos estágios anteriores do somador.
Sejam Ai e Bi os bits de entrada da i-ésima coluna da soma de dois números binários de diversos dígitos, então definimos duas variáveis:
Variável Geração: Gi=AiBi
Variável Propagação: Pi=Ai⊕Bi
Se Ai=Bi=1, então Gi=1, e há um vai-um de saída Ci+1 da i-ésima coluna independente da existência de um vai-um de entrada Ci.Ou seja, o vai-um de saída Ci+1 é gerado por Ai e Bi na coluna i-ésima.
Se Ai=1 ou Bi=1(mas não ambos), então Pi=1, e somente haverá um vai-um de saída Ci+1 igua a 1 se existir vai-um de entrada Ci=1; ou seja, o vai-um de saída Ci+1 não é gerado na coluna, mas se há um vai-um de entrada Ci igual a 1, será propagado através da coluna.
Para o somador inteiro, temos
Si=Ai⊕Bi⊕Ci= Pi⊕Ci
Ci+1=AiBi+AiCi+BiCi=AiBi+Ci(Ai⊕Bi)=Gi+PiCi
Ci+1=Gi+PiCi
Fig.1-Somador paralelo
Aplicando as equações acima a cada estágio do somador paralelo da Fig.1, temos a unidade somadora da Fig.2 para cada estágio do somador.
Fig.2- Unidade somadora e geradora de vai-um | |||
Para dois números binários de quatro bits, as unidades somadoras permanecem iguais para todas as colunas, enquanto a estrutura geradora do vai-um modifica-se de coluna para coluna de acordo com a equação :
Ci+1=Gi+PiCi.
i=0 => C1=G0+P0C0
i=1 => C2=G1+P1C1=G1+P1(G0+P0C0)=G1+P1G0+P1P0C0
i=2 => C3=G2+P2C2=G2+P2(G1+P1G0+P1P0C0)=G2+P2G1+P2P1G0+P2P1P0C0
i=3 => C4=G3+P3C3=G3+P3(G2+P2G1+P2P1G0+P2P1P0C0)=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0
O somador com vai-um antecipado para dois números binários de 4-bits tem a seguinte estrutura, mostrada na Fig.3.
Fig.3-Somador com Vai-Um Antecipado
Atrasos de Propagação
O somador com vai-um propagado gera o vai-um em cada estágio do somador através de uma estrutura de dois níveis de portas.O atraso de propagação de uma porta sendo igual a tap, então o atraso em cada estágio é igual a 2tap. E, para quatro estágios, o atraso será 4(2tap).Para um somador de n bits, o atraso será dado por n(2tap).
No caso de um somador com vai-um antecipado, consideremos que uma porta XOR tem dois atrasos de propagação(2tap) e que no instante t=0 todos os bits das parcelas a serem somadas são aplicados nas entradas do somador.
Para t=2tap, temos P0 e G0
Para t=4tap, temos S0
Para t=4tap, temos C1, C2, C3 e C4
Para t=6tap, temos os bits de soma S1, S2, S3
Depois de ultrapassado o primeiro estágio do somador não há mais atrasos na geração dos bits da soma, independente do número de bits das parcelas a serem somadas como mostra a Fig.3.Portanto, o somador com vai-um antecipado fornecer um atraso constante, que não depende do tamanho das parcelas somadas.A desvantagem que o somador com vai-um antecipado apresenta é o crescimento do circuito gerador do vai-um que cresce com a quantidade de bits somados.
Circuitos Integrados Somadores
O circuito integrado somador paralelo de quatro bits com circuitos somadores completos e um circuito de vai-antecipado ainda fabricado e disponível comercialmente é o CI SN74F283. As Fig.4 e Fig.5 mostram o diagrama lógico e o símbolo IEEE/ANSI para o somador SN74F283, respectivamnete, onde as letras P, Q designam as entradas e S as saídas do CI e devem ser usadas dentro do símbolo.
Fig.4-CI SN74F283 Diagrama Lógico | ||||||
Fig.5-CI SN74F283 Símbolo Lógico | ||||||
Clique aqui!Veja a página do circuito integrado somador com vai-um antecipado SN74F283. | ||
Atualizada em 28/11/10