| 고이득 증폭기 : opb009.sch |
 |
|
고이득증폭기(1000배)를 설계할경우 기본적인 반전기 구조의 회로에서 R1을 너무 줄이면 입력임피던스가 낮아지게 되어 적용이 어렵고 또한 피이드백 저항을 크게 할수도 있으나 일반적으로 피이드백 저항은 1MΩ을 넘을수는 없음으로 고이득의 증폭기를 설계할경우 본 회로와 같은 구조를 이용
|
| 시뮬레이션 조건 : Transient->Print Step[20n],Final Time[3m],StepCeiling[0.01m] |
 |
|
|