4.1 조합논리설계의 일반적 접근 방법
1) 풀고자 하는 문제를 기술한다.
2) 입출력 변수와의 관계를 명확히 하여 진리표를 작성한다.
3) 카노(Karnaugh)맵 도표법에
의해 출력식을 간략화, 얻어진 식을 곱의 합(SOP)또는
합의 곱(POS)의 형태로 표현.
최소의 게이트 입력 수와 최소의 게이트 수로 구성.----최적의 설계조건
4) 회로를 실현하는데 사용되는
논리형에 적합하도록 간략화된 식을 배열.
NAND게이트, 또는 NOR게이트들 만으로, 또는 AND-OR조합한 게이트들로 설계할
수
있도록 한다.
5) 최종의 논리회로도를 그린다.
6) 각각의 변수들과 이들의
작동레벨을 표시하고, 가능한 한 진리표를 포함하여 설계과정을
문서화 한다.
[예제 4.1] 2진 2비트인 2 x 2 승산기의 조합회로를 설계하라.
- 4개의 입력변수 (A1, A0, B1, B0)와 4개의 출력 변수 (P3, P2, P1, P0)가 필요.
- 2X2비트 곱셈에 있어의 최대값(310 x 310 = 910)이 4비트이므로 4개의 출력변수가 필요하다.
[출력SOP식]
P3
= f(A1, A0, B1,
B0) = ∑(15)
P2 = f(A1, A0,
B1, B0) = ∑(10, 11, 14)
P1 = f(A1, A0,
B1, B0) = ∑(6, 7, 9, 11, 13,
14)
P0 = f(A1, A0,
B1, B0) = ∑(5, 7, 13, 15)
[간략화 된 각 출력식]
P3
= A1A0B1B0,
P2 = A1A0'B1
+ A1B1B0'
P1 = A1'A0B1
+ A0B1B0'
+ A1B1'B0
+ A1A0'B0
P0 = A0B0
-----------------------------------
입력
출력
-----------------------------------
A1 A0
B1 B0
P0 P1
P2 P3
-----------------------------------
0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 0
0 0 1 0
0 0 0 0
0 0 1 1
0 0 0 0
0 1 0 0
0 0 0 0
0 1 0 1
0 0 0 1
0 1 1 0
0 0 1 0
0 1 1 1
0 0 1 1
1 0 0 0
0 0 0 0
1 0 0 1
0 0 1 0
1 0 1 0
0 1 0 0
1 0 1 1
0 1 1 0
1 1 0 0
0 0 0 0
1 1 0 1
0 0 1 1
1 1 1 0
0 1 1 0
1 1 1 1
1 0 0 1
-----------------------------------
4.2 디지털 집적회로의 개요
- SSI(소규모 집적회로) : 2입력 등가 게이트가 대개 10개미만
- MSI(중규모 집적회로) : 100개정도의 게이트
- LSI(대규모 집적회로) : 약 102∼104개 정도의 게이트
- VLSI(초규모 집적회) : 104∼106개정도의 게이트
- 각종 디지털 IC 논리군(logic family) :
TTL(Transistor-Transistor logic), ECL(Emitter-Coupled Logic)
CMOS(Complemenetary Metal-Oxide Semiconductor logic)등
부 논리군(subfamily), 저전력(low power), 고속(Highspeed: H),
저 전력 소트키(Schottky: S), 고급 저전력 쇼트키(advanced low
power schottky: ALS)등
- 논리의 표현방식 : 진리표, Logic Diagram, Boolean Equ.
4.3 디코더
디코더(decoder) : 하나의 코드로 나타내는 입력 변수들의
셋(set)을 또 다른 코드로 출력
변수들의 셋으로 변환하는 조합 논리 회로.
- n개의 입력에 대하여 디코더는 최대 2ⁿ개의 출력.
- 2ⁿ개의 출력 값은 0에서 2ⁿ -1까지의 범위.
- 어떤 디코더는 2ⁿ개 보다 적은 출력의 개수도 있다.
-
예 : 3 to 8 디코더
4.4 인코더
인코더(encoders) : 인코더는 디코더와 역기능
- 2ⁿ 개의 입력들로부터 n개의 출력.
- 예 : 8 to 3 인코더
Decode
<----------
[ n- bit 2진수 ]
[ 2ⁿ 개의 라인 ]
---------->
Encode
4.5 멀티플렉서/디멀티플렉서
멀티플렉서는 n개의 입력에 대해 한 개를 선택해 출력
-
4-to-1 멀티플렉서는 2개의 선택제어 입력, 8-to-1 멀티플렉서는 3개의
선택 입력
-
디멀티플렉서는 멀티플렉서의 반대기능
4.6 가산기와 감산기
반가산기(half-adder)
S = f(X,
Y) = ∑(1, 2) = X'Y + XY'
C-out
= f(X, Y) = ∑(3) = XY
전가산기(full-adder)의 합과 캐리에 대한 부울식
S
= f(X, Y, C-in) = ∑(1, 2, 4, 7)
C-out = f(X, Y, C-in) = ∑(3, 5, 6, 7)
S
= X'Y' (C-in) + X'Y (C-in)' + XY' (C-in)' + XY (C-in)
C-out = XY + X (C-in) + Y (C-in)
반 감산기에 대한 출력식
D
= f(X, Y) = ∑(1, 2) = X'Y + XY'
B-out = f(X, Y) = ∑(1) = X'Y
전 감산기
D
= f(X, Y, B-in) = ∑(1, 2, 4, 7)
B-out = f(X, Y, B-in) = ∑(1, 2, 3, 7) = X'Y + X'(B-in) + Y(B-in)
